場(chǎng)效應(yīng)晶體管(Field-Effect Transistor)是當(dāng)代計(jì)算機(jī)處理器的核心。自從上世紀(jì)60年代以來(lái)，一塊典型處理器中的晶體管的數(shù)量便以摩爾定律的速度指數(shù)增加。通過(guò)減小單個(gè)器件的尺寸，越來(lái)越多的晶體管可以被封裝到一塊芯片中，與此同時(shí)，芯片的性能也越來(lái)越好，成本越來(lái)越低。

硅基微電子工藝的持續(xù)改進(jìn)驅(qū)動(dòng)了過(guò)去半個(gè)多世紀(jì)以來(lái)集成電路的指數(shù)級(jí)增長(zhǎng)。在蘋(píng)果公司2020年9月的發(fā)布會(huì)上，蘋(píng)果公司芯片架構(gòu)副總裁Tim Millet已經(jīng)發(fā)布了蘋(píng)果基于5nm制程的A14仿生處理器。

然而時(shí)至今日，隨著硅基晶體管的尺寸進(jìn)入了亞10納米時(shí)代，硅基微電子工藝發(fā)展面臨的技術(shù)挑戰(zhàn)和瓶頸也愈發(fā)困難。因此，為未來(lái)的處理器芯片探索新型器件幾何構(gòu)型和新型溝道制造材料的需求迫在眉睫。

由于現(xiàn)在的芯片制程在納米尺度，未來(lái)如果要進(jìn)一步提升芯片的密度和性能，勢(shì)必要求我們研發(fā)在埃米尺度上的晶體管。由于埃米尺度也正是單個(gè)原子半徑的經(jīng)典大小，因此，芯片的下一步發(fā)展方向?qū)⒂涩F(xiàn)在的納米級(jí)制程進(jìn)入到原子級(jí)制程，即下一代芯片將從現(xiàn)在的“納米時(shí)代”進(jìn)入到“原子時(shí)代”。

對(duì)于如何在原子尺度上設(shè)計(jì)并制造芯片這一問(wèn)題，學(xué)界和業(yè)界普遍認(rèn)為，具有單原子厚度的二維材料將為未來(lái)芯片“原子時(shí)代”的進(jìn)一步發(fā)展提供新的范式。特別是近十年以來(lái)，學(xué)術(shù)界和工業(yè)界對(duì)以石墨烯、氮化硼、過(guò)渡金屬二硫化物、黑磷等為代表的一批具有二維材料廣泛和深入的研究，為我們掌握、操控并制造原子級(jí)厚度的器件提供了扎實(shí)的數(shù)據(jù)庫(kù)和成熟的方法。

近期，來(lái)自中國(guó)湖南大學(xué)、韓國(guó)三星高等技術(shù)研究院和美國(guó)加州洛杉磯分校的研究人員以Promises and prospects of two-dimensional transistors為題在Nature發(fā)表綜述文章，該篇文章主要介紹了如下內(nèi)容：
1、討論了對(duì)晶體管操作非常重要的關(guān)鍵材料參數(shù)，并將它們與二維和傳統(tǒng)三維半導(dǎo)體進(jìn)行比較。
2、分析了過(guò)去研究人員在評(píng)估二維晶體管性能時(shí)經(jīng)常誤用的一些指標(biāo)，包括載流子遷移率和半導(dǎo)體材料的接觸電阻。
3、討論了精確測(cè)量和正確評(píng)價(jià)二維晶體管的基本要求，并主張飽和或通態(tài)電流密度作為一個(gè)更準(zhǔn)確的表征二維半導(dǎo)體性能的參數(shù)。
4、總結(jié)了推動(dòng)二維晶體管極限的途徑、lab到fab過(guò)渡的關(guān)鍵技術(shù)障礙以及由此產(chǎn)生的潛在機(jī)遇。

如圖1所示，場(chǎng)效應(yīng)晶體管是一種由源極(Source), 柵極(Gate)和漏極(Drain)構(gòu)成的電子開(kāi)關(guān)。介于源極和漏極之間半導(dǎo)體溝道電導(dǎo)的開(kāi)關(guān)狀態(tài)可以由柵極來(lái)調(diào)控,其中柵極通過(guò)靜電作用耦合在很薄的介質(zhì)層上。因此，一個(gè)典型的薄膜場(chǎng)效應(yīng)晶體管的開(kāi)關(guān)狀態(tài)可以由三終端器件中的靜電作用來(lái)調(diào)控。

圖1 場(chǎng)效應(yīng)晶體管(Field-Effect Transistor)的發(fā)展演進(jìn)
圖源：Nature 591,43(2021)(Figure.1)

從歷史上來(lái)說(shuō)，芯片技術(shù)節(jié)點(diǎn)以其物理門(mén)的特征尺度來(lái)命名。比如，半導(dǎo)體產(chǎn)業(yè)界于1996年提出了超薄絕緣體場(chǎng)效應(yīng)晶體管和鰭式場(chǎng)效應(yīng)晶體管來(lái)實(shí)現(xiàn)亞25nm節(jié)點(diǎn)的芯片。這些器件結(jié)構(gòu)的采用成功地將摩爾定律擴(kuò)展到10納米以下的技術(shù)節(jié)點(diǎn)。

需要注意的是，現(xiàn)在芯片技術(shù)節(jié)點(diǎn)的命名已經(jīng)失去了它的歷史物理意義(物理門(mén)長(zhǎng)度)，而僅僅作為一個(gè)“市場(chǎng)名稱(chēng)”，指的是特定一代的芯片技術(shù)。例如,目前市場(chǎng)上先進(jìn)的10nm節(jié)點(diǎn)的英特爾技術(shù)目前在生產(chǎn)的芯片特征尺寸為：一個(gè)物理門(mén)寬度為18nm，一個(gè)半門(mén)間距為27nm，鰭片寬度為7nm。

摩爾定律的發(fā)展需要產(chǎn)業(yè)界進(jìn)一步降低結(jié)芯片的鰭寬度,包括有限的厚度變化、表面粗糙度和不可避免的表面懸掛鍵等這些困難的挑戰(zhàn)。對(duì)于傳統(tǒng)的三維晶體管來(lái)說(shuō)，晶體管厚度的持續(xù)減小會(huì)導(dǎo)致載流子遷移率(μ)的大幅降低。特別是，當(dāng)體厚度低于5nm時(shí)，由于厚度波動(dòng)誘導(dǎo)的散射，遷移率理論上以芯片的鰭寬度的六次方進(jìn)行衰減，這對(duì)晶體管尺寸的持續(xù)減小構(gòu)成了一個(gè)臨界限制。

如圖2所示，隨著厚度的減小，傳統(tǒng)硅基體材料載流子遷移率會(huì)而急劇降低，但是以過(guò)渡金屬二硫化物為代表的二維半導(dǎo)體材料的載流子遷移率受厚度影響極小，基本保持穩(wěn)定。所以，二維材料不僅可以實(shí)現(xiàn)原子級(jí)厚度的溝道，還可以在極小的厚度和體積下保持優(yōu)良的電學(xué)特性。因此，二維材料是芯片進(jìn)入亞5 nm技術(shù)節(jié)點(diǎn)時(shí)代的強(qiáng)力候選器件。


圖2 晶體管發(fā)展演進(jìn)不同階段所采用的不同工藝技術(shù)
圖源：Nature 591,43(2021)(Figure.1)

作者認(rèn)為，在二維半導(dǎo)體材料過(guò)去的發(fā)展中，研究人員常常誤用一些性能指標(biāo)評(píng)估二維晶體管性能，如二維材料載流子遷移率和接觸電阻。同時(shí)針對(duì)這些問(wèn)題，文章討論了精確測(cè)量和正確評(píng)價(jià)二維晶體管的基本要求，作者認(rèn)為我們應(yīng)該采用通態(tài)電流密度作為一個(gè)更直接的表征二維半導(dǎo)體性能的參數(shù)。


圖3 對(duì)于器件設(shè)計(jì)的優(yōu)化應(yīng)重點(diǎn)關(guān)注的性能指標(biāo)
圖源：Nature 591,43(2021)(Box.1)

盡管二維晶體管具有巨大的潛力，在基礎(chǔ)材料和器件研究方面也取得了巨大的進(jìn)展，但是作者認(rèn)為，在我們將二維晶體管從基礎(chǔ)研究拓展到產(chǎn)業(yè)應(yīng)用的過(guò)程中仍存在許多挑戰(zhàn)：
1、如何客觀準(zhǔn)確二維晶體管性能的關(guān)鍵技術(shù)指標(biāo)；
2、仍需要探索大規(guī)模、均勻、可重復(fù)合成制備二維半導(dǎo)體材料的可靠方法；
3、如何使集成過(guò)程中用到的材料對(duì)半導(dǎo)體工藝的兼容；
4、探索二維半導(dǎo)體材料的“殺手級(jí)應(yīng)用”，而非片面追求對(duì)傳統(tǒng)硅基材料的完全取代。


圖4 從實(shí)驗(yàn)室到晶圓廠的過(guò)渡以及行業(yè)前景
圖源：Nature 591,43(2021)(Figure.4)

如上所述，二維晶體管的一個(gè)主要優(yōu)點(diǎn)是其原子薄的通道，可以減輕短通道效應(yīng)。然而，在目前的芯片技術(shù)中，使用二維晶體管能在多大程度上提高性能仍然沒(méi)有明確的答案。考慮到硅技術(shù)的巨大投資和成熟發(fā)展，以及制造二維晶體管所需的許多非常規(guī)工藝，在可預(yù)見(jiàn)的未來(lái)，二維半導(dǎo)體不太可能完全取代硅。相反，二維晶體管的機(jī)會(huì)在于互補(bǔ)很難通過(guò)硅材料實(shí)現(xiàn)的性能。

二維材料一個(gè)潛在的“殺手級(jí)應(yīng)用”是通過(guò)順序集成過(guò)程在同一晶圓上制造多層材料、設(shè)備或電路的單片三維集成。

在材料層面，二維晶體固有的獨(dú)立和懸浮無(wú)鍵特性使它們非常適合多層集成，而不影響每一層的電子性能和器件性能。在器件層面，基于二維的多通道場(chǎng)效應(yīng)晶體管可以通過(guò)疊加由電介質(zhì)和柵電極分隔的二維單層或垂直生長(zhǎng)的二維半導(dǎo)體單層鰭式場(chǎng)效應(yīng)晶體管來(lái)實(shí)現(xiàn)，以其優(yōu)良的門(mén)控、高驅(qū)動(dòng)電流和集成密度實(shí)現(xiàn)門(mén)-全能(GAA)或垂直門(mén)-全能(VGAA)二維器件。

在電路層面，不同的二維層可以整體集成，相鄰層通過(guò)后端線(BEOL)工藝中的孔或溝槽連接，從而實(shí)現(xiàn)比傳統(tǒng)平面芯片更高的電路密度和更好的設(shè)計(jì)靈活性。

二維晶體管的另一個(gè)新興機(jī)會(huì)可能在于新興的柔性電子產(chǎn)品。目前這一領(lǐng)域被有機(jī)半導(dǎo)體所主導(dǎo)。然而，有機(jī)半導(dǎo)體的低載流子遷移率限制了驅(qū)動(dòng)電流，阻礙了它們?cè)谛枰咚俨僮鞯念I(lǐng)域中的應(yīng)用(例如，射頻識(shí)別或處理器)。憑借高載流子遷移率、前所未有的靈活性、低集成溫度和環(huán)境穩(wěn)定性的獨(dú)特組合，二維晶體管可以提供一整代具有柔性、可折疊的高速柔性電子產(chǎn)品。

最后，文章作者認(rèn)為，盡管二維晶體管產(chǎn)業(yè)化道路依然困難重重，但在二維晶體管的晶圓尺度處理和工業(yè)嘗試上似乎沒(méi)有根本性的、物理原理上的障礙。

一項(xiàng)前沿技術(shù)從實(shí)驗(yàn)室到生產(chǎn)車(chē)間的成功轉(zhuǎn)變需要多方的共同努力，包括：
◆化學(xué)家和材料科學(xué)家來(lái)合成和評(píng)估這些原子級(jí)薄材料，用更多的可量化的材料參數(shù)來(lái)穩(wěn)定表征其晶圓尺度上的質(zhì)量；
◆物理學(xué)家發(fā)展適當(dāng)?shù)钠骷Ｐ蛠?lái)描述表面主導(dǎo)的二維半導(dǎo)體中的載流子注入和輸運(yùn);電氣工程師評(píng)估和驗(yàn)證設(shè)備的更有意義的性能指標(biāo)、設(shè)計(jì)和實(shí)施集成戰(zhàn)略與當(dāng)前硅電子；
◆所有利益相關(guān)者，包括學(xué)術(shù)研究人員，材料供應(yīng)商，半導(dǎo)體公司或財(cái)團(tuán)。一旦合成、制造、集成和特性完全標(biāo)準(zhǔn)化并在晶圓規(guī)模上進(jìn)行，高產(chǎn)量分析和可靠性評(píng)估將是工業(yè)應(yīng)用的關(guān)鍵。在此之后，持續(xù)不斷的工程優(yōu)化將使類(lèi)似于我們?cè)诠杓夹g(shù)中看到的改進(jìn)成為可能。

文章的作者并不認(rèn)為微電子學(xué)中會(huì)突然出現(xiàn)二維晶體管。相反，一種特殊的互補(bǔ)利基應(yīng)用可能首先出現(xiàn)，如單片三維集成芯片或柔性射頻晶體管。鑒于二維晶體管的歷史很短，文章作者相信二維材料從實(shí)驗(yàn)室到芯片的產(chǎn)業(yè)化轉(zhuǎn)變才剛剛開(kāi)始，并將繼續(xù)在技術(shù)的廣度和深度上不斷擴(kuò)展，從而最終為整個(gè)人類(lèi)社會(huì)帶來(lái)巨大的利益。
作者：Blair(西湖大學(xué)，博士生)